Накануне в сети появились характеристики флагманов будущей серверной платформы AMD SP5. Инсайдер, известный в Twitter как ExecutableFix @ExecuFix, сообщил, что самый производительный вариант процессора семейства Genoa получит 96 ядер (192 потока). Подтверждается поддержка 12-канальной DDR5-5200 и 128 линий PCIe 5-го поколения.
Процессорный разъем получит 6096 контактов (LGA6096). Что касается конфигурации чиплетов, она осталась неизменна — 8 ядер Zen4 на каждый чиплет, максимальное количество которых 12. Процессор получится более квадратным.
Сегодня информация дополнилась интересной деталью, микроархитектура Zen4 получит поддержку инструкций AVX512, которые были внедрены компанией Intel в 2013 году, сообщил Twitter блогер HXL @9550pro. Этот набор инструкций часто критиковался специалистами, например, небезызвестный Линус Торвальдс высказывался о бесполезности этого набора команд, говоря, что он используется только для получения преимущества процессорами Intel в ряде бенчмарков. Стоит отметить, что Geekbench использует AVX512 в своих тестах, поэтому процессоры Intel обладают некоторым преимуществом.
Известные данные указывают на то, что в процессорах Alder Lake-S поддержки инструкций AVX512 не будет — набор команд пока невозможно интегрировать в гибридную архитектуру. Таким образом, Zen4 получит AVX512, в то время как big.LITTLE потеряет эту поддержку.
