Глава компании TSMC, Лю Дэин (Liu Deyin), выступил на Международной конференции по твердотельным микросхемам (International Solid State Circuits Conference, ISSCC) с онлайн презентацией, основные тезисы из которой выделило издание Commercial Times.
Сообщается, что TSMC достигла существенных успехов в разработке 3-нм техпроцесса, характеристики которого уже превзошли все ожидания и при этом продолжают совершенствоваться. На данный момент известно, что 3-нм техпроцесс, по сравнению с 5-нм, принесет увеличение плотности транзисторов на 70%, скорости на 11% и снижение энергопотребления на 27%. Все мероприятия по разработке и строительству объектов идут по плану, а это значит, что испытания 3-нм начнутся во второй половине этого года, серийное производство — во второй половине следующего.
Была затронута проблема ограниченной производительности EUV литографии и ее высокое энергопотребление. Но это не помешало специалистам TSMC наладить массовое производство 5-нм продукции на машинах с 350 Вт источниками света. В будущем эти машины позволят изготавливать продукцию по технологическим нормам 1-нм.
TSMC все еще использует в 3-нм техпроцессе транзисторы с двойным затвором FinFET, компании удалось побороть технологические ограничения за счет внедрения инновационных технологий и материалов: каналов с высокой мобильностью, добавления германия в ребро транзистора, кобальта и рутения в проводник. Кроме этого, были отмечены успехи применении гексагонального нитрида бора для создания структур трехмерной упаковки SoIC.
