Процессоры с архитектурой MIPS всё ещё используются в ряде приложений, но активно вытесняются отовсюду архитектурами Arm, а в последнее время и RISC-V. Сама MIPS Technologies после многочисленных проблем более развивать и поддерживать MIPS-решения не намерена (но получать лицензионные отчисления за имеющиеся решения всё ещё готова). Компания официально переключилась на RISC-V и на днях анонсировали eVocore P8700, своё первое ядро на базе данной архитектуры.
Новый дизайн предусматривает наличие от 1 до 8 вычислительных ядер с внеочередным исполнением, объединённых в комплексы размером от 1 до 64 кластеров (512 ядер). Также любопытно, что поддерживается и SMT2, что не очень характерно, к примеру, для высокопроизводительных процессоров на базе архитектуры Arm. Это в максимальной кластерной конфигурации дает поддержку одновременного исполнения 1024 потоков.
Основой нового ядра является 16-стадийный конвейер шириной 8 инструкций, позволяющий достигать высоких тактовых частот. Используется 48-битная физическая адресация памяти, в качестве системной шины задействована 256-бит ACE/AXI-4; опционально в процессоре на базе P8700 могут присутствовать дополнительные 128-бит шины AXI-4 для периферии и обеспечения когерентности в мультикластерных конфигурациях.
Новинка характеризуется сочетанием высокой производительности с энергоэффективностью; благодаря этому разработчики нацеливают её, главным образом, на рынок транспортных средств — для применения в системах помощи водителю (ADAS) и в системах автопилотов. Также eVocore P8700 может найти применение и в составе классических процессоров для серверов, СХД и даже HPC-систем.
Новое ядро соответствует стандартам ASIL-D и содержит встроенные средства диагностики, для чего в составе предусмотрена специальная шина мониторинга, позволяющая системе быстро восстанавливать работоспособность после сбоя, что крайне важно для применения на транспорте.
По словам MIPS, новое ядро обладает наивысшей однопоточной производительностью в своём классе. С этим утверждением, вероятно, сможет поспорить Ventana Micro Systems, также анонсировавшая производительное ядро RISC-V для процессора Veyron V1. Однако новинка MIPS уже лицензирована крупным разработчиком автопилотов и ADAS Mobileye для использования в чипах EyeQ.
Следует также отметить, что в арсенале MIPS имеются и другие реализации RISC-V, в частности, ядро eVocore I8500, которое не поддерживает внеочередного исполнения инструкций, зато реализует SMT4, что даёт 2048 потоков в 512-ядерном кластере. Кроме того, оба ядра доступны в рамках программы Intel Pathfinder.
Источник servernews
